# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.


As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

★JP05129473·A 93.202142/25 Mould package flat-face mounting type semiconductor device . exposes bottom surfaces of die pad and inner leads of bottom surface of mould package semiconductor device to be directly connected to circuit pattern of PCB NoAbstract

SONY CORP 91.11.06 91JP-289882 (93.05.25) H01L 23/28, 23/12, 23/28, 23/50

(6pp Dwg.No.1/13) N98-155203

U11-D01A3 U11-D03A9



# © 1993 DERWENT PUBLICATIONS LTD.

Derwent House, 14 Great Queen Street, London WC2B 5DF England, UK US Office: Derwent Inc., 1313 Dolley Medison Blvd., Suite 401, McLean VA 22101, USA Unauthorised copying of this abstract not permitted



# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-129473

(43)Date of publication of application: 25.05.1993

H01L 23/28 (51)Int.CI. HO1L 23/12 H01L 23/50

(71)Applicant: SONY CORP

(21)Application number: 03-289882 (72)Inventor: FUKAZAWA HIROYUKI 06.11.1991 (22)Date of filing:

(54) RESIN-SEALED SURFACE-MOUNTING SEMICONDUCTOR DEVICE

PURPOSE: To reduce the size and thickness of the title (57) Abstract: semiconductor device while a mechanism which prevents the deformation of external electrodes or fluctuation of the electrodes at the machining time is secured by using the rear sections of inner leads connected to internal wiring as external electrodes at the time of directly mounting the semiconductor

CONSTITUTION: A semiconductor chip 1 is placed on the die pad 2 of a lead frame. After electrically connecting the chip 1 to inner leads 6, the rear of which become external electrodes 8, through bonding wires 3, the upper part is sealed with a resin. Similarly, the chip 1 is electrically connected to the leads through bumps 4. In other words, the rear of the electrically connected inner leads 6 are used as the electrical connecting sections 8 of the semiconductor device to the outside. Therefore, the size of

the semiconductor device can be reduced to nearly the same size as that of the chip 1. In addition, the thickness of the semiconductor device can also be reduced.

LEGAL STATUS

28.10.1998 [Date of request for examination]

[Date of sending the examiner's decision of 30.11.1999

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection)

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

4四日ナップ

3ポンティングフィヤ

# \* NOTICES \*

Japan Patent Office is n t responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2. \*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

# CLAIMS

[Claim 1] The resin-seal surface mount type semiconductor device with which the rear-face section of the internal derivation lead to which the aforementioned internal wiring is connected is characterized by the external electrode and bird clapper at the time of mounting a direct semiconductor device in the resin-seal surface mount type semiconductor device which carries a semiconductor device, wires an internal derivation lead in the electrode on the front face of an element, and comes to carry out the resin seal of the wiring section and the aforementioned

semiconductor device section. [Claim 2] The resin-seal surface mount type semiconductor device according to claim 1 characterized by the rear face of a semiconductor device being exposed to the outside of a semiconductor device through resin material other than a direct or closure resin. [Claim 3] The resin-seal surface mount type semiconductor device according to claim 1 characterized by forming more highly one step than the field of an external electrode the field through the rear-face section of a semiconductor device, or resin material other than a closure resin.

[Translation done.]

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.\*\*\*\* shows the word which can not be translated.

3.In the drawings, any words are not translated.

# DETAILED DESCRIPTION

[Detailed Description of the Invention]

[Industrial Application] This invention relates to the surface mount type semiconductor device by which the resin seal was carried out.

[Description of the Prior Art] It connects electrically to the interior derivation lead 6 of direct by the connection electrode called bump 4 as it connects electrically to the internal derivation lead 6 by the bonding wire 3 as a semiconductor chip 1 is carried in the die pad 2 of the leadframe made with the metal (0.1-0.3mm of board thickness [ For example, being 42%nickel/Fe alloy. ]) as a former and surface mount type semiconductor device shown to drawing 10 in the cross section of the example and it is shown in drawing 10 A, or shown in drawing 10 B. And after closing these with the sealing agents 5, such as an epoxy resin, the external derivation lead 7 and the external electrode 8 are bent and formed in a necessary configuration.

[0003] And as shown to drawing 11 A in a side elevation, as shown in a soldering paste 13 or drawing 11 B, adhesives 14 are applied to the pattern of a substrate 12 at the substrate 12, alignment of the surface mount type semiconductor device is carried out to this, and it is put on it. When a soldering paste 13 is used like drawing 11 A, this substrate 12 is heated by hot blast or infrared radiation, and is soldered. On the other hand, when adhesives 14 are used like drawing 11 B, it solders by being immersed in a solder tub.

[0004] However, the surface mount type semiconductor device mentioned above Since bending of the external derivation lead 7 and the external electrode 8 is carried out on the outside of the sealing agent 5 shown in drawing 10 A and B, According to the force from the variation of this process tolerance, and the outside after fabrication, as shown in the perspective diagram of drawing 12 A As shown in the variation of the position of the height direction of the inferior surface of tongue of the external electrode 8 to the base of the sealing agent 5 of a semiconductor device, and the plan of drawing 12 B, it is easy to produce deformation of the external derivation lead 7 to a longitudinal direction and the external electrode 8. These become a cause and a suitable surface mount becomes impossible the time of the above-mentioned substrate mounting. Or the technical problem of it becoming impossible to flow electrically occurred.

[0005] Then, in order to cancel this technical problem, like the semiconductor device currently indicated by JP,3-3354,A shown in drawing 13, in the external electrode 8, it is the same field as the base of a sealing agent 5, and the configuration which drew in parallel with the base is proposed.

[Problem(s) to be Solved by the Invention] by the way, it miniaturizes and electronic equipment [0006] thin-shape-izes in recent years -- having -- \*\*\*\*\* -- the semiconductor device used is also required as achieving a miniaturization and thin shape-ization as much as possible, and it has a size of the semiconductor chip by which the size of a sealing agent is carried in the interior closely now, and the thin shape semiconductor device 1.0mm or less has been put in practical use also for thickness However, in such small and the thin shape semiconductor device, the technical problem that a size, and about [ becoming large far from a semiconductor chip size ] and thickness will become thick occurred in a configuration which is indicated by JP,3-3354, A shown in abovementioned <u>drawing 13</u>. while this invention maintains the mechanism in which deformation at the time of processing is prevented -- moreover -- a external electrode or the variation at the time of processing is prevented -- moreover -- a miniaturization -- a thin shape -- it aims at offering the resin-scal surface mount type semiconductor device [-izing / a semiconductor device]

[Means for Solving the Problem] In order to solve a technical problem which was described previously, this invention used as the electrical installation portion, i.e., external electrode, with the exterior of a semiconductor device the rear face of an internal derivation lead electrically the exterior of a semiconductor device the rear face of an internal derivation lead by a semiconductor chip, a bonding wire, or the bump connected with an internal derivation lead by a semiconductor chip, a bonding wire, or the bump using the leadframe which has a die pad in the same flat surface.

[Function] Therefore, since the resin-seal surface mount type semiconductor device of this invention used as the electrical installation portion, i.e., external electrode, with the exterior of a semiconductor device the rear face of an internal derivation lead electrically connected with an internal derivation lead by a semiconductor chip, a bonding wire, or the bump using the leadframe internal derivation lead by a semiconductor chip, a bonding wire, or the bump using the leadframe which has a die pad in the same flat surface, it can make the size of a semiconductor device small to the almost same size as the size of a semiconductor chip. Moreover, thickness of a semiconductor device can be made thin.

[Example] Hereafter, the resin-seal surface mount type semiconductor device of the example of this invention is explained in full detail with a drawing. The cross section of the 1st example is shown in drawing 1. First, drawing 1 A lays a semiconductor chip 1 in the die pad 2 of a shown in drawing 1. First, drawing 1 A lays a semiconductor chip 1 in the die pad 2 of a shown in drawing 1 and a rear face serve as the external derivation lead 6 with leadframe with a thickness of 0.1-0.3mm, connects electrically the internal electrode 8 by the bonding wire which a semiconductor chip 1 and a rear face serve as the external electrode 8 by the bonding wire 3, and has structure which carried out the resin seal of the upper part. Drawing 1 B shows the example with which it is made to connect electrically a semiconductor chip 1 and the internal derivation lead 6 by the bump 4 similarly. Although there is an advantage that the electrical installation by the bump 4 can make still smaller the size of the structure top sealing agent 5 from installation by the bump 4 can make still smaller the size of the thickness of the resin of the the electrical installation method by the bonding wire 3, since the thickness of the resin of the inferior surface of tongue of a semiconductor chip 1 also becomes thin so that the board thickness inferior surface of tongue of a semiconductor chip 1 also becomes thin so that the board thickness of a leadframe is thin, it becomes easy to generate faults, such as a void at the time of a resin seal (foam).

[0010] The creation method of the semiconductor device of the 1st example is briefly explained using the cross section of drawing 2 and drawing 3. First, the cross section of drawing 2 explains the 1st creation method. As shown in drawing 2 A, the internal derivation lead 6 connects electrically the semiconductor chip 1 and the internal derivation lead 6 with a die pad 2 by the bonding wire 3 after laying a semiconductor chip 1 using the leadframe in a coplanar by the same method as usual. Next, the sealing agents 5, such as an epoxy resin, are used and closed. And it is made the configuration which shaves off the rear-face resin section of a semiconductor device, and is shown in drawing 2 B. Then, in order to improve the soldering nature at the time of performing substrate mounting, it becomes like drawing 2 C by giving sheathing plating 9 of solder etc. to the portion which the external electrode 8 exposed. In this way, if the excessive portion of the outside of the external derivation lead 7 of the semiconductor device which was able to be done is cut using metal mold etc., the semiconductor device of this example shown in drawing 2 D will be obtained. Below, the cross section of drawing 3 explains the 2nd creation method. After laying a semiconductor chip 1 and connecting electrically like the 1st creation method, it becomes the configuration shown in drawing 3 A by performing a resin seal with the metal mold which has a cavity (\*\*\*\*\*\*\*) only in the upper surface. Then, the semiconductor device of this example shown in drawing 3 B is obtained like the 1st creation method by performing cutting of the sheathing plating 9 and the external derivation lead 7. Although pretreatment called deburring \*\* by high-pressure water etc. is needed before giving sheathing plating 9 since the barricade at the time of a resin seal etc. may have adhered to the portion which is going to give sheathing plating 9 in the case of this creation method, the work of shaving off a stiff closure resin like the 1st creation

[0011] The cross section of the 2nd example is shown in drawing 4. Although not structurally divided \*\*\*\*\*\*\* with the 1st three operations, the thickness of the die pad 2 which lays a semiconductor chip, and the external electrode 8 consists of very thin (about 10-30 micrometers) conductors, such as copper foil. The structure of this example becomes possible [ making thin hundreds of micrometers thickness of a semiconductor device compared with the 1st example ). numureus of the rear face of a semiconductor chip 1 has structure exposed outside through direct or a metal part, there is also an advantage of being easy to miss the heat generated from a semiconductor device, after substrate mounting at the time of use. The creation method of the semiconductor device of this 2nd example is briefly explained using the cross section of drawing 5. Although a leadframe is used in the 1st example mentioned above Laminate thin conductors, such as copper foil, on the films 10, such as a polyimide which the hole opened partially as shown in drawing 5 A by this example, and a die pad 2, the internal derivation lead 6, and the external wiring 11 are formed, this conductor -- a semiconductor chip 1 is laid in the with \*\*\*\* film 10 like the above-mentioned method, and it connects with it electrically, and if a resin seal and sheathing plating 9 are given, it will become the structure which shows the cross section in drawing 5 B Furthermore, if a film 10 is exfoliated giving heating etc., it will become the structure of this example as shown in drawing 5 C. In addition, in case a film 10 is exfoliated on the outside of the external electrode 8 used for this example, it is good to make thin beforehand external wiring 11 connected to an external electrode as shown in the plan of drawing 5 D so that a portion with an excessive conductor may cut simultaneously.

[0012] The cross section of the 3rd example is shown in drawing 6. In the 3rd example, it has the films 10, such as a polyimide, under the die pad 2 which lays a semiconductor chip 1. Although there are not an example mentioned above and a changing place out of it, since only the part of the thickness of the external electrode 8 has a film 10 in a high place to the height of the base of the external electrode 8 used as a part for the connection at the time of substrate mounting in the case of this example, there is an advantage that there is a cleaning effect of the flux after substrate mounting. Moreover, since there is no portion electrically connected with the rear face of a semiconductor chip 1 in the center of a semiconductor device, there is also imitation or an advantage that there is nothing, about which short fault generated at the time of substrate mounting. In addition, although drawing where a die pad 2 exists has explained by this example, on the occasion of operation, it is not not necessarily the need. The creation method of the semiconductor device of the 3rd example is briefly explained using the cross section of drawing 7. In the 3rd example, thin conductors, such as copper foil, are laminated on the films 10, such as a polyimide which the hole opened partially as shown in drawing 7 A, a die pad 2, the internal derivation lead 6, and the external wiring 11 are formed, and it becomes the structure which shows the cross section in it at drawing 7 B when a semiconductor chip 1 is laid in the film 10 to which this conductor was attached like the above-mentioned method, it connects with it electrically and a resin seal and sheathing plating 9 are given to Furthermore, if the film 10 of the semiconductor device circumference is exfoliated giving heating etc., it will become the structure of this example as shown in drawing 7 C. In addition, it is good to make thin beforehand external wiring 11 of the outside of the external electrode 8 like the 2nd example, so that it may be easy to cut in case a film

[0013] Furthermore, as the 4th and 5th examples, as a cross section is shown in drawing 8, it is created more easily than the example which has also mentioned above the structure which has arranged the external electrode 8 doubly. In the case of the structure of this example, although the size of a semiconductor device becomes somewhat large from the above-mentioned example, since the interval of external electrode 8 comrades is made widely, there is an advantage of being hard to generate the bridge (inter-electrode short-circuit) by the solder at the time of substrate

[0014] Moreover, it sets in the 3rd example shown in the cross section of drawing 6 as the 6th example. Since the field which minded the rear-face section of a semiconductor chip 1 or resin material other than sealing agent 5 by removing the film 10 in the center section of the completed semiconductor device as shown in a cross section is made still more nightly than the surface of tongue of the external electrode 8 There is an advantage that the cleaning effect at the time of foundation mounting which the 3rd example described by the way goes up more.

[Effect of the Invention] Since the rear face of the node of an internal derivation lead was used as [Effect of the Invention] Since the rear face of the node of an internal derivation lead was used as the external electrode of a semiconductor device, with the semiconductor device of this invention, the semiconductor device of the size near the size of a semiconductor chip can be offered, so that the semiconductor device of the thickness around clearly from the above explanation. Moreover, the semiconductor device of the thickness around about 0.5mm can be offered also about thickness.

[Translation done.]


Japan Patent Office is not resp neibl for any Japan raced by the use of this translation.


1. This document has been translated by computer. So the translation may not reflect the original


2.\*\*\*\* shows the word which can not be translated. precisely.


3.In the drawings, any words are not translated.


# DRAWINGS














[Translation done.]





3


1














[Drawing 12]

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開 号

特開平5-129473

(43)公開日 平成5年(1993)5月25日


(51) Int.Cl.5		識別記号	<del>}</del>	庁内整理	号	FΙ	技術表示箇別
H01L	23/28		J	8617-4M			
	23/12						
	23/28		Α	8617-4M			
	23/50		N	9272-4M			
				7352-4M		H01L	23/12 L
						審査請求 未請求	計算では、 対象 (全 6 頁) 最終頁に続く
(21) 出願番号	1	<b>特膜平3-28988</b>	 22			(71)出額人	000002185
(21)山泉番号		10 apr - 3 20 30 C	)L			(17)	ソニー株式会社
(22)出顧日		平成3年(1991)11月6日				•	東京都品川区北品川6丁目7番35号
(SE) HINN H		, m 0 + (1001)	,	, o H		(72) 発明者	深澤 博之
						(1-)	東京都品川区北品川 6丁目 7番35号ソニー
				•			株式会社内
						(74)代理人	弁理士 高橋 光男
,							


### (54) 【発明の名称】 樹脂封止表面実装型半導体装置

#### (57) 【要約】

【目的】 小型化、尊型化可能な半導体装置を提供す る。

【構成】 内部導出リード6とダイバッド2が同一平面 にあるリードフレームを用い、半導体チップ1とポンデ ィングワイヤ3あるいはパンプ4により電気的に接続さ れている内部導出リード6の裏面を、半導体装置の外部 との電気的接続部分として機能する外部電極8とする。





#### 【特許請求の範囲】

【請求項1】 半導体素子を搭載し、その素子表面の電 極を内部導出リードに配線し、その配線部および前配半 導体素子部を樹脂封止してなる樹脂封止表面実装型半導 体装置において、

1

前記内部配線の接続される内部導出リードの裏面部が、 直接半導体装置を実装する際の外部電極となることを特 徴とする樹脂封止表面実装型半導体装置。

【請求項2】 半導体素子の裏面が直接あるいは封止樹 **脂以外の樹脂材料を介して、半導体装置の外側に露出し 10** ていることを特徴とする請求項1記載の樹脂封止表面実 装型半導体装置。

【請求項3】 半導体素子の裏面部あるいは封止樹脂以 外の樹脂材料を介した面が、外部電極の面よりも一段高 く形成されていることを特徴とする請求項1記載の樹脂 封止表面实装型半導体装置。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は樹脂封止された表面実 装型半導体装置に関するものである。

[0002]

【従来の技術】従来、表面実装型半導体装置は図10に その一例の断面図で示すように、金属(例えば、42% Ni/Fe合金で、板厚0.1~0.3mm) でできた リードフレームのダイパッド2に半導体チップ1を搭載 し、図10Aに示すように、ポンディングワイヤ3によ り内部導出リード6に電気的に接続するか、あるいは図 10日に示すように、パンプ4と呼ばれる接続電極によ って直接内部導出リード6に電気的に接続する。そし て、これらをエポキシ樹脂などの封止材5で封止した 30 後、外部導出リード7および外部電極8を所要の形状に 曲げ形成している。

【0003】そして、図11Aに側面図で示すように、 基板12のパターンに半田ペースト13を、あるいは図 11日に示すように、基板12に接着剤14を塗布して おき、これに表面実装型半導体装置を位置合わせして載 せる。この基板12を、図11Aのように半田ペースト 13を使用した場合には、熱風あるいは赤外線などによ り加熱し半田付けする。一方、図11Bのように接着剤 14を使用した場合には、半田槽に浸漬して半田付けを 40

【0004】しかしながら、前述した表面実装型半導体 装置は、図10A、Bに示す封止材5の外側において、 外部導出リード7および外部電極8を曲げ加工している ため、この加工精度のパラツキおよび成形後の外部から の力により、図12Aの斜視図に示すように、半導体装 置の封止材5の底面に対する外部電極8の下面の高さ方 向の位置のパラツキおよび図12Bの平面図に示すよう に、横方向への外部導出リード7および外部電極8の変 形が生じやすい。これらが原因となって前述の基板実装 50 ド6とをパンプ4で電気的に接続をさせている例を示

時、好適な表面実装ができなくなる。または、電気的に 導通できなくなるという課題が発生した。

[0005] そこで、この課題を解消するため、図13 に示した特開平3-3354号公報に開示されている半 導体装置のように、外部電極8を封止材5の底面と同一 面で、かつ底面と並行に導出した形状が提案されてい

[0006]

【発明が解決しようとする課題】ところで、近年、電子 機器が小型化、薄型化されるにしたっがって、使用され る半導体装置もできるだけ小型化、薄型化をはかるよう に要求され、現在では封止材の大きさが内部に搭載され ている半導体チップの大きさと近くなってきており、ま た、厚みも1. 0 mm以下の筹型半導体装置が実用化さ れてきている。しかし、このような小型、薄型半導体装 置において、前述の図13に示す特開平3-3354号 公報に記載されているような形状では、大きさも半導体 チップサイズよりはるかに大きくなってしまうばかり か、厚さも厚くなってしまうという課題が発生した。こ 20 の発明は、外部電極の変形あるいは加工時のパラツキを 防止する機構を保ちながら、しかも、小型化、薄型化可 能な樹脂封止表面実装型半導体装置を提供することを目 的とする。

[0007]

【課題を解決するための手段】先に述べたような課題を 解決するために、この発明は、内部導出リードとダイバ ッドが同一平面にあるリードフレームを用い、半導体チ ップとポンディングワイヤあるいはパンプにより電気的 に接続される内部導出リードの裏面を、半導体装置の外 部との電気的接続部分すなわち外部電極とした。

[0008]

【作用】したがってこの発明の樹脂封止表面実装型半導 体装置は、内部導出リードとダイバッドが同一平面にあ るリードフレームを用い、半導体チップとポンディング ワイヤあるいはバンプにより電気的に接続される内部導 出リードの裏面を半導体装置の外部との電気的接続部分 すなわち外部電極としたので、半導体装置の大きさを半 導体チップの大きさとほぼ同じ大きさまで小さくするこ とができる。また、半導体装置の厚みを薄くすることが できる.

[0009]

【実施例】以下、この発明の実施例の樹脂封止表面実装 型半導体装置を図面とともに詳述する。図1に第1の実 施例の断面図を示す。まず、図1Aは、厚さ0.1~ 0. 3mmのリードフレームのダイパッド2に半導体チ ップ1を載置し、半導体チップ1と裏面が外部電極8と なる内部導出リード6とをポンディングワイヤ3で電気 的に接続させて、その上部を樹脂封止した構造となって いる。図1Bは、同様に半導体チップ1と内部導出リー

す。ポンディングワイヤ3による電気的接続法よりパン プ4による電気的接続の方が、その構造上封止材5の大 きさをさらに小さくできるという利点があるが、リード フレームの板厚が薄いほど半導体チップ1の下面の樹脂 の厚みも薄くなるため、樹脂封止時のボイド(気泡)な どの不具合が発生しやすくなる。

【0010】第1の実施例の半導体装置の作成方法を図 2、図3の断面図を用いて簡単に説明する。まず、第1 の作成方法を図2の断面図で説明する。図2Aに示すよ うに、従来と同様の方法でダイバッド2と内部導出リー 10 ド6が同一平面上にあるリードフレームを用い、半導体 チップ1を載置後その半導体チップ1と内部導出リード 6とをポンディングワイヤ3により電気的に接続を行 う。つぎに、エポキシ樹脂などの封止材5を用いて封止 する。そして、半導体装置の裏面樹脂部を削り取り図2 Bに示す形状にする。その後、基板実装を行う際の半田 付け性をよくするために、外部電極8の露出した部分に 半田などの外装メッキ9を施すことにより図2Cのよう になる。こうしてできた半導体装置の外部導出リード7 の外側の余分な部分を金型などを用いて切断すると図2 Dに示す本実施例の半導体装置が得られる。つぎに、第 2の作成方法を図3の断面図で説明する。第1の作成方 法と同様に、半導体チップ1を載置して電気的に接続し た後、上面にのみキャピティ(堀り混み)のある金型で 樹脂封止を行うことにより、図3Aに示す形状となる。 この後、第1の作成方法と同様に、外装メッキ9および 外部導出リード7の切断を行うことにより、図3Bに示 す本実施例の半導体装置が得られる。この作成方法の場 合、樹脂封止時のパリなどが外装メッキ9を施そうとし 9を施す前に高圧水などによるパリ取りという前処理が 必要となるが、第1の作成方法のような硬い封止樹脂を 削り取るという作業は省略できる。

【0011】図4に第2の実施例の断面図を示す。構造 的には第1の実施3例とほどんど変わらないが、半導体 チップを載置するダイパッド2および外部電極8の厚み が銅箔などの非常に薄い(約10~30 µm)導体で構 成されている。本実施例の構造は第1の実施例に比べ半 導体装置の厚みを数百μmも薄くすることが可能とな る。また、半導体チップ1の裏面が、直接あるいは金属 40 部分を介して外部に露出している構造となっているの で、基板実装後、使用時に半導体装置から発生する熱を 述がしやすいという利点もある。この第2の実施例の半 導体装置の作成方法を図5の断面図を用いて簡単に説明 する。前述した第1の実施例では、リードフレームを使 用するが、本実施例では図5Aに示すような部分的に穴 の開いたポリイミドなどのフィルム10に銅箔などの薄 い導体をラミネートしてダイパッド2、内部導出リード 6 および外部配線11を形成し、この導体付いたフィル ム10に、前述の方法と同様に半導体チップ1を載置し 50 【0015】

て電気的に接続を行い、樹脂封止および外装メッキ9を 施すと図5Bにその断面図を示す構造になる。さらに、 加熱などを施しながらフィルム10を剥離すると図5C に示すような本実施例の構造となる。なお、本実施例に 用いられる外部電極8の外側に、フィルム10を剥離す る数に導体の余分な部分が同時に切断してしまうよう に、図50の平面図に示したように外部電極に接続され る外部配線11をあらかじめ細くしておくとよい。

[0012] 図6に第3の実施例の断面図を示す。第3 の実施例では半導体チップ1を載置するダイバッド2の 下にポリイミドなどのフィルム10を有する。その外に は前述してきた実施例と変わるところはないが、本実施 例の場合、基板実装時の接続部分となる外部電極8の底 面の高さに対し、外部電極8の厚さの分だけ高いところ にフィルム10があるため、基板実装後のフラックスの 洗浄効果があるという利点がある。また、半導体装置の 中央に半導体チップ1の裏面と電気的に接続される部分 がないので、基板実装時に発生するショートなどの不具 合をまねかないという利点もある。なお、本実施例では 20 ダイパッド 2 が存在する図で説明してきたが、実施に際 しては必ずしも必要とは限らない。第3の実施例の半導 体装置の作成方法を図7の断面図を用いて簡単に説明す る。第3の実施例では、図7Aに示すような部分的に穴 の開いたポリイミドなどのフィルム10に飼箱などの薄 い導体をラミネートしてダイパッド2、内部導出リード 6 および外部配線11を形成し、この導体の付いたフィ ルム10に、前述の方法と同様に半導体チップ1を載置 して電気的に接続を行い、樹脂封止および外装メッキ9 を施すと図7日にその断面を示す構造になる。さらに、 ている部分に付着していることがあるため、外装メッキ 30 加熱などを施しながら半導体装置周辺のフィルム10を 剥離すると図7℃に示すような本実施例の構造となる。 なお、第2の実施例と同様に外部電極8の外側の外部配 線11を、フィルム10を剥離する際、切断しやすいよ うにあらかじめ細くしておくとよい。

> 【0013】さらに、第4および第5の実施例として、 図8に断面図を示すように、外部電極8を2重に配置し た構造も、前述してきた実施例より容易に作成される。 本実施例の構造の場合、前述の実施例より半導体装置の 大きさは少し大きくなるが、外部電極8同士の間隔が広 くできるために基板実装時の半田によるプリッジ(電極 間ショート)が発生しにくいという利点がある。

【0014】また、第6の実施例として図6の断面図に 示した第3の実施例において、完成した半導体装置の中 央部にあるフィルム10を除去することにより、図9に 断面図に示すように、半導体チップ1の裏面部あるいは 封止材5以外の樹脂材料を介した面が、外部電極8の下 面よりさらに高くできるので、第3の実施例のところで 述べた地盤実装時の洗浄効果がよりあがるという利点が ある。

5

【発明の効果】以上の説明から明らかなように、この発明の半導体装置では内部導出リードの接続点の裏面を半導体装置の外部電極としたので、半導体チップの大きさに近い寸法の半導体装置を提供できる。また、厚みに関しても、約0.5mm前後の厚みの半導体装置を提供できる。

### 【図面の簡単な説明】

【図1】この発明の第1の実施例の断面図。

【図2】第1の実施例の半導体装置の第1の作成方法を 説明する断面図。

【図3】第1の実施例の半導体装置の第2の作成方法を 説明する断面図。

【図4】この発明の第2の実施例の断面図。

【図 5】 第 2 の実施例の半導体装置の作成方法を説明する断菌図。

【図6】この発明の第3の実施例の断面図。

【図7】第3の実施例の半導体装置の作成方法を説明する断面図。

【図8】この発明の第4および第5の実施例の断面図で、Aは第4の実施例、Bは第5の実施例である。

【図9】この発明の第6の実施例の断面図。

【図10】従来例の表面実装型半導体装置の断面図。

【図 1 1】 従来例の表面実装型半導体装置を基板に実装 した状態の断面図。

6


【図12】従来例の表面実装型半導体装置の外部導出リードの変形状態を示した説明図で、Aは斜視図、Bは平面図である。


【図13】従来例の表面実装型半導体装置の断面図である。

#### 【符号の説明】


- 10 1 半導体チップ
  - 2 ダイバッド
  - 3 ポンディングワイヤ
  - 4 パンプ
  - 5 封止材
  - 6 内部導出リード
  - 7 外部導出リード
  - 8 外部電極
  - 9 外装メッキ
  - 10 フィルム・
- 20 11 外部配線

(図1)







[図4]



[图2]





フロントページの続き

(51) Int. Cl. 5

. .

識別配号 庁内整理番号

FI

技術表示箇所

H01L 23/50

R 9272-4M

# Abstract of Japanese Patent Office Gazette

No. S60-195957

### **LEAD FRAME**

Inventor:

Tanigawa Takahiro, et al.

Applicant:

Hitachi Ltd.

Filed:

Mar. 19, 1984

Disclosed:

Oct. 4, 1985

PURPOSE: To improve the contacting property between a lead frame and a resin and to enhance the sealability and the reliability by stepwisely forming the side of the lead frame, and increasing the contacting surface with the resin.

CONSTITUTION: Projections 8, 15 are formed on tabs 4, 13 of a lead frame, tab hanging lead 5 and the sides of leads 6, 14. The projection 8 is formed by a suitable method. The lead frame 12 is, for example, composed of 42-alloy. A semiconductor chip 9 is formed, for example, of silicon single crystal substrate, many circuit elements are formed in the chip by the know technique, and one circuit function is formed. A resin sealer 11 is formed, for example, of epoxy resin, and molded by a known transfer molding method.

## ① 日本国特許庁(JP)

①特許出願公開

# @ 公開特許公報(A) 平4-98864

(1) Int. Cl. 5

識別記号

庁内整理番号

④公開 平成4年(1992)3月31日

H 01 L 23/50

9054-4M Y

審査請求 未請求 請求項の数 1 (全3頁)

会発明の名称

の出 願 人

樹脂封止型半導体装置

②特 頭 平2-216146

質 平2(1990)8月16日 多出

由佳子 高崎 @発明者 九州日本電気株式会社 熊本県熊本市八幡町100番地 九州日本電気株式会社内

熊本県熊本市八幡町100番地

弁理士 内 原 の代理人

発明の名称

视频对止型半等体装置

#### 特許請求の範囲

半導体チャブを含んで対止した樹茸体と、賞記 半年体チップと電気的に技能して前記犯罪体の外 部に毎出した外部リードとを有する観覧対点型中 悪体盤質において、質証外部リードの興奮より限 会う外部リードへ向けて突出した支持部と、開会 う賞記支持部の間に介在させて限合う支持部を正 に連載する絶縁体とを備えたことを特徴とする概 路封止型半等体装置,

#### 発明の詳細な説明

【旦業上の利用分野】

本発明は複数対止型半導体装置に関する。

【従来の技術】

従来の樹脂対止型半等体装置は、第5回及び第

6 辺に示すように、アイランド1 の周囲に配置し て設けた内部リードでと、内部リードでに推験し て複数対止領域3の外側に設けた外部リード4 と、融合う外部リード4の相互間を接続して支持 するタイパー5とを有してリードフレームを構成 し、アイランド1の上に半導体チャブを搭載して 樹脂体8で封止し、外部リード4をリードフレー ムから切離し、タイパーちを切除し、外部リード 4 を整形して半導体装置を形成する。

### (発明が解決しようとする無理)

上述した夜末の御御封止翌年年体装置は、外部 リードが御童体上り平行に夫々独立して専出され ているので、外部リードが曲がる等の交易を生じ 実装時に半田付の信頼性が低下するという欠点が

#### 【雑屋を解決するための手段】

本見明の御路封止型半導体装置は、半導体チャ プを含んで封止した観算体と、剪記半導体チップ と電気的に推破して前記製器体の外部に専出した 外部リードとを有する衛育対止哲学導体装置にお

いて、お記外部リードの毎日より用 う外部リー ドへ向けて突出した実勢部と、限合う賞記支持部 の間に介在させて限合う支持都を互に連絡する絶 雑体とを備えている。

### (実施例)

次に、本発明について図面を 照して説明す

第1因及び第2因は本発明の第1の実施例を設 明するためのリードフレームの平面包及び半導体 装置の概面図である。

第1回に示すように、アイランド1の周囲に配 置して設けた内部リード2と、内部リード2と様 鉄して樹脂料止領域3の外側に設けた外部リード 4と、観難封止領域3の近世に設けて外部リード 4の相互関を技能して支持するタイパー5と、側 野野止領域3より離れた位置の外部リード4の領 面より限合う外部リードへ向けて突出し、且つ先 種が互に入り組むように凸部と凹部に形成された 支持部6と、隣接する支持部6の間に介在させて 支持部6を互に連結する絶縁体7とを有してリー ドフレームが根式される。

次に、鉄2回に示すようにアイランド上に半年 体チップ (包示せず)を搭載し、半幕体チップと 内部リード間を電気的に接続し、密音体8により 樹脂料止機械内を料止し、リードフレームより外 部リード4及びナイバーを切削し、外部リード4 を整形して半導体装置を構成する。

第3回及び第4回は本売明の第2の実施例を設 明するためのリードフレームの平面因及び半導体 装置の質面包である。

第3回及び集4回に示すように、除合う外部リ ード4の毎回に設けた支持部6が慰罪対止保証3 の近傍に設けられ、タイパー5が支持部6の外側 に設けられている以外は第1の実施例と異様の機 成を有しており、支持部6を通苗する絶縁依7を 複数対止工程と同時に形成でき、製造工程を簡明 できる効果を有する。

### (発明の効果)

以上説明したように本発明は、外部リードの側 面に設けた支持部の間に絶縁体を介在させて限合


う外部リード相互同を連結することにより、外部 からの番葉によるリード交形の防止、及び実証時 の半田付の信頼性を向上させるという効果を有す


### 四国の簡単な説明


第1四及び第2回は本発明の第1の実施例を投 明するためのリードフレームの平面位及び半幕体 装置の製匠図、第3回及び祭4回は本見明の祭2 の実施例を表明するためのリードフレームの干型 国及び中等体装置の需要国、第5回及び第6回は 従来のリードフレームの一何を示す平面四及び半 罪体装置の毎回回である。

1 … アイランド、2 …内部リード、3 … 樹脂料 止飯城、4…外部リード、5…タイパー、6…支 特部、7···地貌体、8···祖路体。

代理人 弁理士 內







CLIPPEDIMAGE= JP401106456A

PAT-NO: JP401106456A

DOCUMENT-IDENTIFIER: JP 01106456 A

TITLE: SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

PUBN-DATE: April 24, 1989

INVENTOR-INFORMATION:

NAME

KURODA, HIROSHI TAKASE, YOSHIHISA

ASSIGNEE-INFORMATION:

NAME

MATSUSHITA ELECTRIC IND CO LTD

COUNTRY

N/A

APPL-NO: JP62263435

APPL-DATE: October 19, 1987

INT-CL (IPC): H01L023/50; H01L023/28

US-CL-CURRENT: 257/666,257/787

ABSTRACT:

PURPOSE: To make an electrode terminal not to come off due to

and thermal strain by providing the end surface of a lead frame

substrate with

a stair part having more than one step and performing molding with sealing

resin in a shape of covering the stair part.

CONSTITUTION: An IC chip 16 is mounted on the other main surface 14 of a die

pad 11, and a pad of the IC chip and the other main surface 14 of

an electrode terminal 12 are bonded with a wire 17 so as to be continuously molded with

sealing resin 18 on the almost level with one main surface 13 by a transfer

method so that the electrode terminal and the main surface 13 of the die pad 11

may be exposed. At this time, a stair part 15 provided on a lead frame 20 is

also covered with sealing resin 18. Thereby, a reinforcing bar 19 exposed to

an end surface of sealing resin 18 is also of the same projection type so as to

have very strong structure against coming-off even to external force.

06/21/2001, EAST Version: 1.02.0008

#### 平1-10 @公開特許公報(A)

@Int\_Cl.4

量別記号

庁内整理番号

❷公開 平成1年(19)

H 01 L 23/50

G-7735-5F A-6835-5F

審査請求 未請求 発明の数 1

半海体集積回路装置 ❷発明の名称

②特 图 昭62-263435

. 会出· 國 昭62(1987)10月19日

母兔 明 老

啓 久

大阪府門真市大字門真1006番地 松下電器庭果 大阪府門其市大字門第1006番地 松下電器座菜

母 明 者 松下電器虛葉株式会社 の出 四 人 **舟理士** 中尾 · 飯男

大阪府門真市大字門真1006番地

外1名

00代 理 人

1、発明の名称

**华坏体集获您路装置** 

2: 等許姓水の鉱田

複数の電極端子を有するリードフレームの一主 面の困难が、他の主面より終く、とのリードフレ ームの新面形状は少たくとも「製以上の収益を持 つ政皇部を有するものであり、半導体集政節略は 並の主面にマウントされ、少なくとも電気箱子の 一主面を舞出した形で一主面とほぼ平型に対止機 繋が成形されている牛等体集表回路鉄管。

3、見明の評価を説明

世業上の利用分野

本見男は半導体集改図館をパッケージした半導 作業表現的数量に関するものである。

従来の社会

ポータブルな情報ファイルとしてのICカード はカードの一根化メモリ、マイクロブロセッサを 有する半導体象数回路装置を埋込んで、リーダー ライタを介して情報を書き込み、彼み出し、抗去 **する演算機能を持っているが、180級格** カード厚みは量大 0.84ミリとされてから 半等体集表回路 鉄壁は更に厚くしかも厚み 強く要求される。

益初半導体条数国際製造の蓄板はガラス シを基体とする英国基板が主義であったが スエポキシ基板ではIOカード用牛馬休食! 美量に要求する厚み禁度を十分に鉄足させ てはなかった。

そとでガラスエポキシ苗根の代りに厚ふ! よく単端体象数配路装置の背厚の部分特別 させられるリードフレームを蒸収とする「 ド用半導体象表面筋装置が提案された。と( カード用半導体集数回路製配の構造を第4 し奴男する。

複数本の電磁像子1とダイパッド2を有。 ードフレーム8の上記ダイバッド2に15: コがマクントされ、上記10テップ3のパ: (国示せず)と上記覧をはティがワイヤ4。 されてシり、少せくとも上記覚着な子りの一 5 を算出した形で、しかも上記一主面5 とほぼ年 坦化針止御面 5 がトランスファ 成形法化より成形 された 達となっている。

# 発明が無失しようとする問題点

とのような半導体集製空路装置に用いるリードフレーム8の厚味は、半導体集製図路装置に健康 の創設があることから 0.1 8 ミリ以下が通常用い られる。ところが針止機節 6 とリードフレーム 8

なる。この状態でカード化しカードの携帯中あるいは使用中に何らかの具物が切断面にできたべり、あるいは電磁路子自体にひっかかり電磁船子をはがしてしまり可能性がある。このように電磁路子がはがれたり、変形するとICカードとしての機能が全く失なわれることになる。

本発明は上記問題点を能み、外的な力、無ひず み等に対しても電板電子がはがれて使用不能にな らないようなリードフレームの構造を提供するも のである。

# 問題点を常鉄するための手収

そして上記問題点を解決する本名明の技術的手 取は、リードフレームの一主面の面限を他の主面 より終くし所面形状を凸型として一主面とほぼ平 坦に対止樹脂を底形し、リードフレームの報節を 所定の距離、厚さでほぼ全辺にわたって対止樹脂 で覆うように検放したものである。

#### 作用

との構成化より電極端子のほぼ全辺が対止樹原 でおおわれていることから、電極端子を利す外属 の他の主面でとの意思性を強化するために、リー ドフレーム8の新面をテーパ加工し、わずかに針 止例難るでリードフレーム8を覆う形としている が、リードフレームBの厚味が 0.1 8 ミリと非常 **に薄いため、針止樹脂 5 でリードフレーム 5 の塊** 面を一貫覆り形とした場合でもせいせい厚味分の 0.15ミリ程度しか覆うにとができず、煤缸にテ ーパをつけても封止樹脂のに対するリードフレー 4.8の世常独定を暮るしく向上させることはでき なかった。また前にも述べたが対止徘徊らには誰 形刻が入っているため、リードフレーム8との世 着性が悪く、何えば熱衝撃試験を行った時に発生 する私的ひずみによりりードフレーム8が利れる 可能性も生じてくる。更にトランスファ成形扱り ードフレーム8の補強パーを針止視距6の雑節に 拾ってほぼ平坦に全型にて切断して個片の半導体 集表回路装置にするわけであるが、補強パーの切 断面は金型で切断する際、わずかなパリが発生す るととと、完全に対止樹脂6の塊面と平坦にする ことは不可能で、わずかに切断面が突を出る形と

からの力が加わらず、また無衡等以触等による無 ひずみに対しても電極端子が刺れることがないた め信頼性の高い半導体集積回路装置を作ることが 可能となる。

#### 常施供

以下本発明の一実施例について図面を用いながら取削する。第2回 a は本発明に用いたリードフレームの構造を示す。第2回 a は上面的、第2回 b は A ー A がをみた断面間である。ダイベッド・11、複数本の電極路子12で構成されてかり、上記ダイベッド・13の面景は他の主面141り 秋く、少なくとも対止側は他の主面15以の一ドフレーム20の断面は凸面の設量的16が設けられている。ちなみにリードフレーム20の両尾がの、りはの、15以のみならず数配数形成されていてもかまわない。以上はダイベッド・11が技工の電極法子12の少なくとも1本と根氏されてい

る構造のリードフレームである。 このリードフレーム 200作製方柱は一実施例として、まずブレス 根でストレートにパンチングした 後続いて別の会型を用い同じくブレス 後によりリードフレーム 200億回のみをブレスし所定の量 代け 食差部15を作った。 他の方法としてエッテングによる方法でも同様の象差部15を作ることは可能である。 以上の設明は ICチップを搭載するダイパッド11を有するリードフレーム 20 であるが、ダイパッド11の 40 ない電極体子120 みのリードフレームでもかまわない。

以上述べた数付をリードフレーム20を用いた 学写体集級図路銀電の製造プロセスを第3回を~ のに示す。とれは第2回のAーAの所属を扱わす ものである。ダイパッド11の他の主面14に ICチップ16をマウントし、上記ICチップ16 のパッド(図示せず)と上記電を好子12の他の 主面14をワイヤ17で接続し(第3回を)、狭いてトランスファ成形法にて上記電極増子12、 及びダイパッド11の一主面12を算出させるど

のではなく、パンプを利用したフリップテップポンディング万式でもかまわない。また同時にリードフレーム200位の主面側をエッチング、サンドプラストメッキ法等で租面化処理が施とされていても良い。更にダイパッド11が無くエロチップ16が電極発子12にかかるようなリードフレーム20を用いる場合はエロチップ16をマタントするダイポンド物質は絶線性であることはいうまでも立い。

#### 発明の効果

本発明の中級体集表回路を置はリードフレーム 基板の地面に1款以上の数差部を設け、数差部を 被う形で針止関係にて成形しているため、外的な 力にも電極機子は剥れにくく、私質学試験等の私 ひずみに対しても、電極端子ははがれないととか ち、信頼性の高いものを得ることが可能となる。

#### 4、図面の簡単な説明

第1回は本発明の半導体無限回路基盤の一変施 例にかける電程電子駅の拡大網視回、第2回4. りは本発明に用いたリードフレームの構造を示す とく、上記一主面13とほぼ平坦に対止例除16 て収形する(祭3回り)。 この時リードフレーム 20亿数付与九九农基部156上記對止街路18 で匿われる形となる。更に全型を用いて上記針止 松脂18の塩面に沿って補強パー1 を切断して 個片の半導体集技団路鉄度とする(第3回で)。 以上のべた半導体集製団勢益量の電極端子部の拡 大図を無1因に示す。この第1回によれば電極場 子12の一主面と針止樹脂18はほぼ平坦に成形 されてショ、針止樹脂18に埋及した電極端子12 の一部は、露出している一主節より広がっている 構造となっている。とのことは、電極地子12の 建固化形成されている収益部16七完全化針止街 置りるが置っていることになり、針止復席18の 姓節に露出している補強パー19も阿様の凸型で あることから外的な力化対しても非常化制れに弦 い製法となっている。

以上述べてもた実施例の中でICチップ16の パッドと包括第子12の接続にワイヤ11を用い ているが、ワイヤーポンディング法に設定するも

上面図と新面図、第3回を~では本発明の半導体 集技図路装置の製造フローを示す新面図、第4回 は従来のリードフレームを用いた半導体集積回路 最低の製造を示す新面図である。

1 2 ……電板塊子、1 3 ……一主面、1 4 …… 性の主面、1 5 ……数差色、1 6 …… I C チップ、 1 7 …… ワイヤ、1 8 ……対止資源、1 9 ……補 致パー、2 0 ……リードフレーム。

代理人の氏名 弁理士 中 尾 散 男 ほか1名

